Multilayer PCB ဒီဇိုင်းတွင် EMI ပြဿနာကို မည်သို့ဖြေရှင်းမည်နည်း။

Multi-layer PCB ဒီဇိုင်းလုပ်သောအခါ EMI ပြဿနာကိုမည်သို့ဖြေရှင်းရမည်ကိုသင်သိပါသလား။

ပြောပြပါရစေ။

EMI ပြဿနာများကိုဖြေရှင်းရန်နည်းလမ်းများစွာရှိသည်။ခေတ်မီ EMI နှိမ်နင်းရေးနည်းလမ်းများ ပါဝင်သည်- EMI နှိမ်နင်းမှုအပေါ်ယံပိုင်းကို အသုံးပြု၍ သင့်လျော်သော EMI နှိမ်နင်းမှုအပိုင်းများကို ရွေးချယ်ခြင်းနှင့် EMI သရုပ်ဖော်ပုံဒီဇိုင်းကို အသုံးပြုခြင်း။အခြေခံအကျဆုံး PCB အပြင်အဆင်ကိုအခြေခံ၍ ဤစာတမ်းသည် EMI ဓာတ်ရောင်ခြည်နှင့် PCB ဒီဇိုင်းကျွမ်းကျင်မှုကို ထိန်းချုပ်ရာတွင် PCB stack ၏လုပ်ဆောင်ချက်ကို ဆွေးနွေးထားသည်။

ပါဝါဘတ်စ်

IC ၏ power pin အနီးတွင် သင့်လျော်သော capacitance ကိုထားရှိခြင်းဖြင့် IC ၏ အထွက်ဗို့အားခုန်နှုန်းကို အရှိန်မြှင့်နိုင်သည်။သို့သော် ဤသည်မှာ ပြဿနာ၏ အဆုံးမဟုတ်ပါ။Capacitor ၏ အကန့်အသတ်ရှိသော ကြိမ်နှုန်းတုံ့ပြန်မှုကြောင့်၊ လှိုင်းနှုန်းပြည့်တွင် IC အထွက်ကို သန့်ရှင်းစွာ မောင်းနှင်ရန် လိုအပ်သော ဟာမိုနီပါဝါကို ကက်ပါစီတာမှ ထုတ်လုပ်ရန် မဖြစ်နိုင်ပေ။ထို့အပြင်၊ ပါဝါဘတ်စ်ပေါ်တွင် ဖြစ်ပေါ်လာသော လျှပ်စီးဗို့အားသည် ဖယ်ထုတ်ခြင်းလမ်းကြောင်း၏ inductance ၏အစွန်းနှစ်ဖက်တွင် ဗို့အားကျဆင်းစေသည်။ဤရွေ့ပြောင်းဗို့အားများသည် ပင်မအသုံးများသောမုဒ် EMI အနှောင့်အယှက်အရင်းအမြစ်များဖြစ်သည်။ဒီပြဿနာတွေကို ဘယ်လိုဖြေရှင်းနိုင်မလဲ။

ကျွန်ုပ်တို့၏ဆားကစ်ဘုတ်ပေါ်ရှိ IC တွင်၊ IC ပတ်လည်ရှိ ပါဝါအလွှာကို သန့်ရှင်းသောအထွက်အတွက် ကြိမ်နှုန်းမြင့်စွမ်းအင်ပေးသည့် discrete capacitor မှ ပေါက်ကြားသည့်စွမ်းအင်ကို စုဆောင်းနိုင်သည့် ကြိမ်နှုန်းမြင့် capacitor ကောင်းကောင်းအဖြစ် မှတ်ယူနိုင်ပါသည်။ထို့အပြင်၊ ကောင်းသောပါဝါအလွှာတစ်ခု၏ inductance သည် သေးငယ်သောကြောင့် inductor မှပေါင်းစပ်ထားသော transient signal သည် သေးငယ်သည့်အတွက်ကြောင့် common mode EMI ကိုလျှော့ချနိုင်သည်။

ဟုတ်ပါတယ်၊၊ ပါဝါထောက်ပံ့ရေးအလွှာနှင့် IC ပါဝါထောက်ပံ့ရေးပင်ကြားကြား ချိတ်ဆက်မှုသည် ဒစ်ဂျစ်တယ်အချက်ပြမှု၏ အစွန်းများ ပိုမြန်ပြီး ပိုမြန်သောကြောင့် တတ်နိုင်သမျှ တိုနေရပါမည်။သီးခြားဆွေးနွေးရန် လိုအပ်သော IC ပါဝါ pin တည်ရှိရာ pad နှင့် တိုက်ရိုက်ချိတ်ဆက်ခြင်းသည် ပိုကောင်းပါသည်။

ဘုံမုဒ် EMI ကို ထိန်းချုပ်ရန်အတွက် ပါဝါအလွှာသည် decouple ကိုကူညီရန်နှင့် လုံလောက်စွာနိမ့်သော inductance ရှိရန် ကောင်းစွာဒီဇိုင်းထုတ်ထားသော ပါဝါအလွှာတစ်စုံဖြစ်ရပါမည်။တစ်ချို့လူတွေက ဘယ်လောက်ကောင်းလဲလို့ မေးကောင်းမေးနိုင်တယ်။အဖြေသည် ပါဝါအလွှာ၊ အလွှာများကြားရှိ ပစ္စည်းနှင့် လည်ပတ်မှုကြိမ်နှုန်း (ဆိုလိုသည်မှာ IC မြင့်တက်ချိန်၏ လုပ်ဆောင်မှုတစ်ခု) ပေါ်တွင် မူတည်သည်။ယေဘုယျအားဖြင့်၊ ပါဝါအလွှာများ၏အကွာအဝေးသည် 6mil ဖြစ်ပြီး၊ ကြားလွှာသည် FR4 ပစ္စည်းဖြစ်သောကြောင့် ပါဝါအလွှာတစ်စတုရန်းလက်မလျှင် ညီမျှသောစွမ်းရည်မှာ 75pF ခန့်ဖြစ်သည်။သိသိသာသာ၊ အလွှာအကွာအဝေးပိုသေးလေ၊ capacitance ပိုကြီးလေဖြစ်သည်။

100-300ps မြင့်တက်သည့်အချိန်ရှိ စက်ပစ္စည်းများစွာမရှိသော်လည်း IC ၏လက်ရှိဖွံ့ဖြိုးတိုးတက်မှုနှုန်းအရ၊ 100-300ps အကွာအဝေးရှိ မြင့်တက်ချိန်ရှိသောစက်ပစ္စည်းများသည် မြင့်မားသောအချိုးအစားကိုရရှိမည်ဖြစ်သည်။အကြိမ်ရေ 100 မှ 300 PS ရှိသော ဆားကစ်များအတွက်၊ အလွှာ 3 mil အကွာအဝေးသည် အပလီကေးရှင်းအများစုအတွက် အသုံးပြုနိုင်တော့မည်မဟုတ်ပါ။ထိုအချိန်တွင်၊ 1mil ထက်နည်းသော interlayer spacing ဖြင့် delamination နည်းပညာကို ခံယူရန်နှင့် FR4 dielectric material ကို high dielectric constant ဖြင့် အစားထိုးရန် လိုအပ်ပါသည်။ယခုအခါ၊ ကြွေထည်များနှင့် အိုးလုပ်ပလပ်စတစ်များသည် 100 မှ 300ps မြင့်တက်ချိန်ပတ်လမ်းများ၏ ဒီဇိုင်းလိုအပ်ချက်များကို ပြည့်မီနိုင်ပြီဖြစ်သည်။

အနာဂတ်တွင် ပစ္စည်းအသစ်များနှင့် နည်းလမ်းများကို အသုံးပြုမည်ဖြစ်သော်လည်း၊ ဘုံ 1 မှ 3 ns မြင့်တက်ချိန်ဆားကစ်များ၊ 3 မှ 6 mil အလွှာအကွာအဝေးနှင့် FR4 dielectric ပစ္စည်းများသည် ပုံမှန်အားဖြင့် high-end harmonics များကိုကိုင်တွယ်ရန် လုံလောက်ပြီး transient signals များကို လုံလောက်စွာနည်းပါးစေပါသည်။ ဘုံမုဒ် EMI ကို အလွန်နိမ့်ကျစွာ လျှော့ချနိုင်သည်။ဤစာတမ်းတွင်၊ PCB အလွှာလိုက်စုပုံခြင်း၏ ဒီဇိုင်းနမူနာကို ပေးထားပြီး အလွှာအကွာအဝေးသည် 3 မှ 6 သန်းဟု ယူဆရသည်။

လျှပ်စစ်သံလိုက်ကာကွယ်ရေး

signal routing ရှုထောင့်မှကြည့်လျှင် ကောင်းသော layering strategy သည် power layer သို့မဟုတ် ground plane ၏ဘေးတွင်ရှိသော signal traces အားလုံးကို layer တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော layer တွင်ထားရန်ဖြစ်သင့်သည်။ပါဝါထောက်ပံ့မှုအတွက်၊ ပါဝါအလွှာသည် မြေပြင်လေယဉ်နှင့် ကပ်လျက်တည်ရှိပြီး ပါဝါအလွှာနှင့် မြေပြင်လေယာဉ်အကြား အကွာအဝေးကို တတ်နိုင်သမျှ သေးငယ်စေရမည်၊ ယင်းကို ကျွန်ုပ်တို့က "layering" ဗျူဟာဟုခေါ်သည်။

PCB stack

ဘယ်လို stacking ဗျူဟာက EMI ကို အကာအကွယ်နဲ့ ဖိနှိပ်နိုင်သလဲ။အောက်ဖော်ပြပါ အလွှာလိုက် stacking scheme သည် power supply current သည် single layer တွင် စီးဆင်းနေပြီး single voltage သို့မဟုတ် multiple voltages များကို တူညီသော layer ၏ မတူညီသော အစိတ်အပိုင်းများတွင် ဖြန့်ဝေသည်ဟု ယူဆသည်။ပါဝါအလွှာများစွာ၏ ကိစ္စရပ်ကို နောက်မှ ဆွေးနွေးပါမည်။

4လွှာပြား

4-ply Laminates ဒီဇိုင်းတွင် ဖြစ်နိုင်ခြေပြဿနာအချို့ရှိပါသည်။ပထမအချက်အနေဖြင့် အချက်ပြအလွှာသည် အပြင်ဘက်အလွှာတွင်ရှိပြီး ပါဝါနှင့်မြေပြင်လေယဉ်သည် အတွင်းအလွှာ၌ရှိနေပါကပင်လျှင် ဓာတ်အားအလွှာနှင့် မြေပြင်လေယဉ်ကြားအကွာအဝေးသည် ကြီးမားနေသေးသည်။

ကုန်ကျစရိတ်လိုအပ်ချက်သည် ပထမဖြစ်ပါက၊ ရိုးရာ 4 လွှာဘုတ်အတွက် အောက်ပါရွေးချယ်စရာနှစ်ခုကို ထည့်သွင်းစဉ်းစားနိုင်ပါသည်။၎င်းတို့နှစ်ဦးစလုံးသည် EMI နှိမ်နင်းမှုစွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးနိုင်သော်လည်း ၎င်းတို့သည် ဘုတ်ပေါ်ရှိ အစိတ်အပိုင်းများ၏ သိပ်သည်းဆနည်းပါးပြီး အစိတ်အပိုင်းများတစ်ဝိုက်တွင် လုံလောက်သောဧရိယာရှိသည် (ပါဝါထောက်ပံ့မှုအတွက် လိုအပ်သော ကြေးနီအပေါ်ယံအလွှာကို ထားရှိရန်) ၎င်းတို့နှစ်ဦးစလုံးအတွက်သာ သင့်လျော်ပါသည်။

ပထမအချက်မှာ ဦးစားပေးအစီအစဉ်ဖြစ်သည်။PCB ၏ အပြင်ဘက်အလွှာများအားလုံးသည် အလွှာများဖြစ်ပြီး အလယ်အလွှာနှစ်ခုသည် အချက်ပြ/ပါဝါအလွှာများဖြစ်သည်။အချက်ပြအလွှာရှိ ပါဝါထောက်ပံ့မှုကို ကျယ်ပြန့်သောမျဥ်းများဖြင့် ဖြတ်သန်းထားပြီး၊ ၎င်းသည် ပါဝါထောက်ပံ့မှု၏လမ်းကြောင်းအား လက်ရှိအနိမ့်ပိုင်းနှင့် signal microstrip လမ်းကြောင်း၏ impedance နိမ့်စေသည်။EMI ထိန်းချုပ်မှု၏ရှုထောင့်မှကြည့်လျှင်၎င်းသည်ရရှိနိုင်သောအကောင်းဆုံး 4-layer PCB ဖွဲ့စည်းပုံဖြစ်သည်။ဒုတိယအစီအစဉ်တွင် အပြင်အလွှာသည် ပါဝါနှင့် မြေပြင်ကို သယ်ဆောင်ပြီး အလယ်အလွှာနှစ်ခုသည် အချက်ပြမှုကို သယ်ဆောင်သည်။သမားရိုးကျ 4-layer board နှင့် နှိုင်းယှဉ်ပါက၊ ဤအစီအစဥ်၏ တိုးတက်မှုမှာ သေးငယ်ပြီး interlayer impedance သည် သမားရိုးကျ 4-layer board နှင့် မတူပါ။

wiring impedance ကို ထိန်းချုပ်ရမည်ဆိုပါက၊ အထက်ပါ stacking scheme သည် power supply နှင့် grounding ၏ ကြေးနီကျွန်းအောက်တွင် wiring ကိုချထားရန် အလွန်သတိထားသင့်သည်။ထို့အပြင်၊ DC နှင့် frequency နည်းသော ဆက်သွယ်မှုကို သေချာစေရန် ဓာတ်အားထောက်ပံ့မှု သို့မဟုတ် stratum ပေါ်ရှိ ကြေးနီကျွန်းအား အတတ်နိုင်ဆုံး အပြန်အလှန်ချိတ်ဆက်ထားသင့်သည်။

6လွှာပြား

4-layer board ပေါ်ရှိ အစိတ်အပိုင်းများ၏ သိပ်သည်းဆသည် ကြီးမားပါက၊ 6-layer plate သည် ပိုကောင်းပါသည်။သို့သော် 6-layer board ၏ဒီဇိုင်းတွင် stacking scheme ၏အကာအရံအကျိုးသက်ရောက်မှုသည်လုံလောက်စွာမကောင်းပါ၊ နှင့် power bus ၏ယာယီအချက်ပြမှုကိုလျှော့ချမည်မဟုတ်ပါ။ဥပမာနှစ်ခုကို အောက်တွင် ဆွေးနွေးထားပါသည်။

ပထမကိစ္စတွင်၊ ပါဝါထောက်ပံ့မှုနှင့်မြေပြင်ကိုဒုတိယနှင့်ပဉ္စမအလွှာအသီးသီးတွင်ထားရှိကြသည်။ကြေးနီဖုံးပါဝါထောက်ပံ့မှု၏ မြင့်မားသော impedance ကြောင့်၊ ဘုံမုဒ် EMI ရောင်ခြည်ကို ထိန်းချုပ်ရန် အလွန်အဆင်မပြေပါ။သို့သော်၊ signal impedance ထိန်းချုပ်မှု၏ရှုထောင့်မှ၊ ဤနည်းလမ်းသည်အလွန်မှန်ကန်သည်။

ဒုတိယဥပမာတွင်၊ power supply နှင့် ground ကိုတတိယနှင့်စတုတ္ထအလွှာအသီးသီးတွင်ထားရှိကြသည်။ဤဒီဇိုင်းသည် ပါဝါထောက်ပံ့မှု၏ ကြေးနီဖုံးလွှမ်းမှု impedance ပြဿနာကို ဖြေရှင်းပေးသည်။အလွှာ 1 နှင့် အလွှာ 6 တို့၏ လျှပ်စစ်သံလိုက် အကာအကွယ် စွမ်းဆောင်ရည် ညံ့ဖျင်းမှုကြောင့်၊ ကွဲပြားသော မုဒ် EMI တိုးလာသည်။ပြင်ပအလွှာနှစ်ခုရှိ အချက်ပြလိုင်းအရေအတွက်သည် အနည်းဆုံးဖြစ်ပြီး လိုင်းများ၏အလျားသည် အလွန်တိုနေပါက ( signal ၏အမြင့်ဆုံးဟာမိုနီလှိုင်းအလျား၏ 1/20 ထက်နည်းပါက) ဒီဇိုင်းသည် differential mode EMI ပြဿနာကို ဖြေရှင်းပေးနိုင်ပါသည်။ပြင်ပအလွှာသည် ကြေးနီဖြင့် ပြည့်နေပြီး ကြေးနီကို ဖုံးအုပ်ထားသော ဧရိယာ (လှိုင်းအလျား 1/20 ကြားကာလတိုင်း) တွင် ကွဲပြားသောမုဒ် EMI ၏ ဖိနှိပ်မှုကို ရလဒ်များက ပြသနေပါသည်။အထက်ဖော်ပြပါအတိုင်း ကြေးနီကို ချထားရမည်။


စာတိုက်အချိန်- ဇူလိုင်-၂၉-၂၀၂၀