Multilayer PCB ဒီဇိုင်းတွင် EMI ပြproblemနာကိုဘယ်လိုဖြေရှင်းမလဲ။

Multi-layer PCB ဒီဇိုင်းပြုလုပ်ရာတွင် EMI ပြproblemနာကိုမည်သို့ဖြေရှင်းရမည်ကိုသင်သိပါသလား။

မင်းကိုပြောပြပါရစေ!

EMI ပြproblemsနာများကိုဖြေရှင်းရန်နည်းလမ်းများစွာရှိသည်။ မျက်မှောက်ခေတ် EMI ဖိနှိပ်ခြင်းနည်းလမ်းများတွင် EMI ဖိနှိပ်မှုအပေါ်ယံပိုင်းကိုအသုံးပြုခြင်း၊ သင့်လျော်သော EMI ဖိနှိပ်မှုအစိတ်အပိုင်းများနှင့် EMI ခြင်း simulation ဒီဇိုင်းကိုရွေးချယ်ခြင်းတို့ပါဝင်သည်။ အခြေခံအကျဆုံး PCB layout ကို အခြေခံ၍ ဤစာတမ်းသည် EMI ဓါတ်ရောင်ခြည်နှင့် PCB ဒီဇိုင်းကျွမ်းကျင်မှုများကိုထိန်းချုပ်ရာတွင် PCB stack ၏လုပ်ဆောင်ချက်ကိုဆွေးနွေးထားသည်။

ပါဝါဘတ်စ်ကား

IC ၏ output voltage jump ကို IC ၏ power pin အနီးရှိသင့်လျော်သော capacitance ကိုထားခြင်းဖြင့်အရှိန်မြှင့်နိုင်သည်။ သို့သော်ဤပြtheနာ၏အဆုံးမဟုတ်ပါ။ capacitor ၏ကြိမ်နှုန်းနိမ့်ကျသောတုန့်ပြန်မှုကြောင့် capacitor သည် IC output ကို frequency frequency အပြည့်ဖြင့်မောင်းနှင်ရန်လိုအပ်သောသဟဇာတစွမ်းအင်ကိုထုတ်လုပ်ရန်မဖြစ်နိုင်ပါ။ ထို့အပြင် power bus ပေါ်တွင်ဖြစ်ပေါ်လာသောယာယီဗို့အားသည် decoupling လမ်းကြောင်း၏ inductance နှစ်ခုစလုံးစွန်းတွင် voltage drop ဖြစ်စေသည်။ ဤရွေ့ကားယာယီဗို့အားအဓိကဘုံ mode ကို EMI ဝင်ရောက်စွက်ဖက်ရင်းမြစ်များဖြစ်ကြသည်။ ဒီပြproblemsနာတွေကိုဘယ်လိုဖြေရှင်းနိုင်မလဲ။

ကျွန်ုပ်တို့၏ circuit board ရှိ IC ကိစ္စတွင် IC ပတ်ပတ်လည်ရှိ power layer သည်မြင့်မားသောကြိမ်နှုန်းမြင့် capacitor အဖြစ်မှတ်ယူနိုင်သည်။ ၎င်းသည်သန့်ရှင်းသော output အတွက်ကြိမ်နှုန်းမြင့်စွမ်းအင်ကိုပေးသည့် discrete capacitor မှပေါက်ကြားသောစွမ်းအင်ကိုစုဆောင်းနိုင်သည်။ ထို့အပြင်စွမ်းအင်အလွှာကောင်းတစ်ခု၏ inductance သည်သေးငယ်သည်၊ ထို့ကြောင့် inductors မှဖန်တီးထားသောယာယီ signal သည်သေးလွန်းသဖြင့် EMI ၏ common mode ကိုလျော့နည်းစေသည်။

ဟုတ်ပါတယ်၊ power supply layer နဲ့ IC power supply pin ကြားရှိဆက်သွယ်မှုသည်ဖြစ်နိုင်သမျှတိုတိုဖြစ်ရမယ်၊ အဘယ်ကြောင့်ဆိုသော်ဒီဂျစ်တယ်အချက်ပြ၏အစွန်အဖျားပိုမိုမြန်ဆန်။ မြန်ဆန်သောကြောင့်ဖြစ်သည်။ IC power pin တည်ရှိရာ pad နှင့်တိုက်ရိုက်ချိတ်ဆက်ထားခြင်းကသီးခြားဆွေးနွေးရန်လိုအပ်သည်။

ဘုံ mode EMI ကိုထိန်းချုပ်ရန် power layer သည်ကောင်းမွန်စွာဒီဇိုင်းပြုလုပ်ထားသော power layer ဖြစ်ရမည်။ လူအချို့ကမေးကောင်းမေးလိမ့်မည်၊ အဖြေသည် power layer ပေါ်ရှိ layer များကြားရှိပစ္စည်းနှင့် operating frequency ပေါ်တွင်မူတည်သည်။ ယေဘုယျအားဖြင့် power layer ၏အကွာအဝေးသည် ၆ မီလီမီတာဖြစ်ပြီး၊ အလွှာသည် FR4 ပစ္စည်းဖြစ်သည်။ ထို့ကြောင့် power layer ၏စတုရန်းလက်မနှင့်ညီမျှသော capacitance သည် 75pF ခန့်ရှိသည်။ သိသာထင်ရှားတဲ့အကြားအကွာအဝေးသေးငယ်သည်, capacitance ပိုကြီး။

မြင့်မားသောအချိန် 100-300ps ရှိသည့်ကိရိယာများမများပါ။ သို့သော်လက်ရှိဖွံ့ဖြိုးမှုနှုန်း IC အရ 100-300ps အကွာအဝေးအတွင်းမြင့်တက်သောကိရိယာများသည်မြင့်မားသောအချိုးအစားကိုရယူလိမ့်မည်။ ၁၀၀ မှ ၃၀၀ PS အကြိမ်မြင့်သောဆားကစ်များအတွက်လျှောက်လွှာအများစုအတွက် ၃ မီလီမီတာအကွာအဝေးကိုအသုံးမပြုတော့ပါ။ ထိုအချိန်က ၁ မီလီမီတာအောက်အကွာအဝေးနှင့်အတူ delamination နည်းပညာကို အသုံးပြု၍ FR4 dielectric material ကိုမြင့်မားသော dielectric constant ဖြင့်အစားထိုးအသုံးပြုရန်လိုအပ်သည်။ ယခုအခါကြွေထည်မြေထည်နှင့်ပလတ်စတစ်အစက်များသည်ဒီဇိုင်းလိုအပ်ချက်များကို ၁၀၀ မှ ၃၀၀ps အထိမြင့်တက်နိုင်သည်။

အသစ်သောပစ္စည်းများနှင့်နည်းစနစ်များကိုအနာဂတ်တွင်အသုံးပြုနိုင်သော်လည်း၊ ပုံမှန် 1 မှ 3 ns သည်အချိန်အပိုင်းအခြားများကိုမြင့်တက်စေသည်၊ အလွှာ ၃ မှ ၆ မီတာအကွာအဝေးနှင့် FR4 dielectric ပစ္စည်းများသည်များသောအားဖြင့် high-end သဟဇာတများကိုကိုင်တွယ်ရန်နှင့်ယာယီအချက်ပြမှုများကိုအလုံအလောက်ပြုလုပ်ရန်လုံလောက်သည်။ , ဘုံ mode ကို EMI အလွန်နိမ့်လျှော့ချနိုင်ပါတယ်။ ဤစာတမ်းတွင် PCB အလွှာ stack ၏ဒီဇိုင်းနမူနာကိုဖော်ပြထားပြီးအလွှာအကွာအဝေးသည် ၃ မှ ၆ မိုင်အထိရှိသည်။

လျှပ်စစ်သံလိုက်ဒိုင်း

signal routing point အနေဖြင့်ကောင်းမွန်တဲ့ layering နည်းစနစ်သည် power layer ဒါမှမဟုတ် ground plane ဘေးမှာရှိတဲ့ layer တစ်ခုသို့မဟုတ်တစ်ခုထက်ပိုသော layer များအားလုံးနေရာချရန်ဖြစ်သည်။ power supply အတွက်အလွှာဆိုင်ရာမဟာဗျူဟာကောင်းသည် power layer သည်မြေပြင်လေယာဉ်နှင့်ကပ်လျက်တည်ရှိပြီး power layer နှင့်မြေပြင်လေယာဉ်အကြားအကွာအဝေးကိုတတ်နိုင်သမျှသေးငယ်အောင်ပြုလုပ်သင့်သည်။ ၎င်းသည်ကျွန်ုပ်တို့အား layering နည်းဗျူဟာဟုခေါ်သည်။

PCB stack

မည်သည့် stack နည်းဗျူဟာသည် EMI ကိုကာကွယ်ရန်နှင့်ဖိအားပေးရန်ကူညီနိုင်သနည်း။ အောက်ပါအလွှာ stacking အစီအစဉ်အရ power supply current သည် layer တစ်ခုတည်းစီးဆင်းသွားပြီး single voltage သို့မဟုတ် multiple voltage များအားအတူတူ layer ၏ကွဲပြားခြားနားသောနေရာများတွင်ဖြန့်ဝေသည်ဟုယူဆတယ်။ မျိုးစုံပါဝါအလွှာများအကြောင်းကိုနောက်ပိုင်းတွင်ဆွေးနွေးပါမည်။

4-ply ပန်းကန်

4-ply laminates ၏ဒီဇိုင်းတွင်အလားအလာရှိသောပြproblemsနာများရှိသည်။ ပထမအချက်အနေနှင့်အချက်ပြအလွှာသည်အပြင်ဘက်အလွှာတွင်ရှိပြီး၊ စွမ်းအင်နှင့်မြေပြင်လေယာဉ်သည်အတွင်းပိုင်းအလွှာတွင်ရှိနေလျှင်ပင်၊ စွမ်းအင်အလွှာနှင့်မြေပြင်အကြားရှိအကွာအဝေးမှာအလွန်ကြီးမားနေဆဲဖြစ်သည်။

အကယ်၍ ကုန်ကျစရိတ်လိုအပ်ချက်သည်ပထမဖြစ်ပါကရိုးရာ 4-ply board အတွက်အောက်ပါနည်းလမ်းနှစ်ခုကိုစဉ်းစားနိုင်သည်။ ၎င်းတို့နှစ်ခုစလုံးသည် EMI ဖိနှိပ်မှုစွမ်းဆောင်ရည်ကိုတိုးတက်စေနိုင်သည်၊ သို့သော်၎င်းတို့သည်ဘုတ်ပေါ်ရှိအစိတ်အပိုင်းများ၏သိပ်သည်းဆနည်းပါးပြီးအစိတ်အပိုင်းများပတ်ပတ်လည်တွင်areaရိယာအလုံအလောက်ရှိခြင်း (လျှပ်စစ်ဓာတ်အားထောက်ပံ့ရန်အတွက်လိုအပ်သောကြေးနီဖုံးရန်) အတွက်သာသင့်လျော်သည်။

ပထမ ဦး ဆုံး ဦး စားပေးအစီအစဉ်ဖြစ်ပါတယ်။ PCB ၏အပြင်ဘက်အလွှာအားလုံးသည်အလွှာများဖြစ်ပြီး၊ အလယ်အလွှာနှစ်ခုသည် signal / power layer ဖြစ်သည်။ signal layer ပေါ်ရှိ power supply ကို wide line များဖြင့်ဖြတ်သန်းသည်။ ၎င်းသည် power supply ၏ current impedance ကိုနိမ့်ကျစေပြီး signal microstrip လမ်းကြောင်း၏ impedance ကိုနိမ့်စေသည်။ EMI ထိန်းချုပ်မှုရှုထောင့်မှကြည့်လျှင်၎င်းသည်ရရှိနိုင်သောအကောင်းဆုံး 4-layer PCB ဖွဲ့စည်းပုံဖြစ်သည်။ ဒုတိယအစီအစဉ်တွင်ပြင်ပအလွှာသည်ပါဝါနှင့်မြေကိုသယ်ဆောင်သည်၊ အလယ်အလွှာနှစ်ခုကအချက်ပြမှုကိုသယ်ဆောင်သည်။ သမားရိုးကျ ၄ အလွှာဘုတ်အဖွဲ့နှင့်နှိုင်းယှဉ်လျှင်ဤအစီအစဉ်၏တိုးတက်မှုမှာသေးငယ်ပြီး၊ အကြားအလွှာ impedance သည်ရိုးရှင်းသော ၄ အလွှာဘုတ်အဖွဲ့နှင့်မတူပါ။

wiring impedance ကိုထိန်းချုပ်ဖို့ဆိုရင်၊ အထက်ပါ stacking အစီအစဉ်သည်ကြေးနီကျွန်းရှိ power supply နှင့် grounding အောက်ရှိ wiring ကိုထားရန်အထူးဂရုပြုသင့်သည်။ ထို့အပြင် DC နှင့်အနိမ့်ကြိမ်နှုန်းအကြားဆက်သွယ်မှုကိုသေချာစေရန် power supply သို့မဟုတ် stratum ရှိကြေးနီကျွန်းကိုဖြစ်နိုင်သမျှချိတ်ဆက်ထားသင့်သည်။

၆ လွှာပြား

အကယ်၍ ၄ လွှာအလွှာရှိအရာဝတ္ထုများ၏သိပ်သည်းဆကြီးသည်ဆိုပါက ၆ လွှာအလွှာသည်ပိုကောင်းသည်။ သို့သော်၊ ၆ လွှာအလွှာဘုတ်၏ဒီဇိုင်းတွင်အချို့သော stacking အစီအစဉ်များ၏ကာကွယ်မှုအကျိုးသက်ရောက်မှုသည်မလုံလောက်ပါ။ ပါဝါဘတ်စ်ကား၏ယာယီ signal ကိုလျှော့မပေးပါ။ ဥပမာနှစ်ခုကိုအောက်တွင်ဆွေးနွေးထားသည်။

ပထမကိစ္စတွင် power supply နှင့် ground ကိုဒုတိယနှင့်ပဉ္စမအလွှာအသီးသီးတွင်ထားရှိသည်။ ကြေးနီဝတ်ပါဝါထောက်ပံ့မှုမြင့်မားသော impedance ကြောင့် EMI ဓါတ်ရောင်ခြည်ကိုထိန်းညှိရန်အလွန်မနှစ်မြို့ဖွယ်ဖြစ်သည်။ သို့သော် signal impedance control ၏ရှုထောင့်မှကြည့်လျှင်ဤနည်းလမ်းသည်အလွန်မှန်ကန်သည်။

ဒုတိယဥပမာတွင် power supply နှင့် ground ကိုတတိယနှင့်စတုတ္ထအလွှာအသီးသီးတွင်ထားရှိသည်။ ဤဒီဇိုင်းသည်လျှပ်စစ်ဓာတ်အားထောက်ပံ့မှု၏ကြေးနီပိတ် impedance ၏ပြproblemနာကိုဖြေရှင်းပေးသည်။ layer 1 နှင့် layer 6 တို့၏ electromagnetic shielding စွမ်းဆောင်ရည်နိမ့်ခြင်းကြောင့် differential mode EMI တိုးပွားလာသည်။ ပြင်ပအလွှာနှစ်ခုရှိ signal လိုင်းအရေအတွက်အနည်းဆုံးဖြစ်ပါကလိုင်းများ၏အရှည်သည်အလွန်တိုတောင်းပါက (signal ၏အမြင့်ဆုံးသဟဇာတလှိုင်းအလျား ၁/၂၀ ထက်နည်းလျှင်) ဒီဇိုင်းသည် EMI ၏ပြialနာကိုဖြေရှင်းနိုင်သည်။ ပြင်ပအလွှာကိုကြေးနီနှင့်ပြည့်နှက်ပြီးကြေးနီဝတ်areaရိယာ (၁/၂၀ လှိုင်းအလျားကြားကာလတိုင်း) ကိုအခြေပြုသည့်အခါ differential mode EMI ကိုဖိနှိပ်ခြင်းသည်အထူးသဖြင့်ကောင်းကြောင်းရလဒ်များကပြသည်။ အထက်တွင်ဖော်ပြခဲ့သည့်အတိုင်းကြေးနီကိုချထားရမည်


post အချိန်: ဇူလိုင် -29-2020